STM32H743ZGT6 Solo-corazón de 32 bits 480MHz 144-LQFP DE DESTELLO 20x20 de 1MB el 1M x 8 de IC del microcontrolador del BRAZO Cortex-M7 STM32H7)

Solo-corazón de 32 bits de IC del microcontrolador de STM32H743ZGT6 ARM® Cortex®-M7 STM32H7 480MHz 1MB (el 1M x 8) 144-LQFP DE DESTELLO (20x20)

Ficha técnica: STM32H743ZGT6

Memorias

•Hasta 2 MBYTEs de memoria Flash con readwhile-escriben la ayuda

• Hasta 1 MBYTE de RAM: 192 kilobytes de TCM RAM (inc. 64 kilobytes de ITCM RAM + 128 kilobytes de DTCM RAM para las rutinas críticas del tiempo), hasta 864 kilobytes del usuario SRAM, y 4 kilobytes de SRAM en ámbito de reserva

• Interfaz bimodal de la memoria de Patio-SPI que funciona con hasta 133 megaciclos

• Regulador externo flexible de la memoria con hasta el ómnibus de datos de 32 bits: SRAM, PSRAM, SDRAM/LPSDR SDRAM, memoria Flash de NOR/NAND registró hasta 100 megaciclos en modo síncrono

• Unidad del cálculo del CRC

Gestión del reset y del poder

• 3 ámbitos separados del poder que se pueden reloj-bloquear o cambiar independientemente apagado:

– D1: capacidades de alto rendimiento

– D2: periférico y contadores de tiempo de la comunicación

– D3: reajuste/control del reloj/gestión del poder

• fuente del uso de 1,62 a 3,6 V e I/Os

• POR, PDR, PVD y BOR

• Alimentación por USB dedicada que integra un regulador interno de 3,3 V para suministrar el PHYs interno

• Regulador integrado (LDO) con la salida escalable configurable para suministrar el conjunto de circuitos digital

• Escalamiento del voltaje en el modo del funcionamiento y de la parada (6 gamas configurables)

• Regulador de reserva (~0,9 V)

• Referencia del voltaje para peripheral/VREF+ análogo

• Modos de baja potencia: Sueño, parada, recurso seguro y bajo consumo de energía favorable de la carga de batería de VBAT

• Modo de funcionamiento de la batería de VBAT con capacidad de carga

• Estado del poder de la CPU y del ámbito que supervisa los pernos

• µA 2,95 en el modo espera (SRAM de reserva APAGADO, RTC/LSE ENCENDIDO)

Imagen de los datos: